高性能CMOS采样保持电路的设计  

High Performance CMOS Sample and Hold Circuit

作　　者：吕坚[1] 李华[1] 周云[1] 王璐霞[1] 蒋亚东[1] 

机构地区：[1]电子科技大学电子薄膜与集成器件国家重点实验室,四川成都610054

出　　处：《微电子学与计算机》2010年第3期140-143,147,共5页Microelectronics & Computer

基　　金：国家杰出青年基金项目(60425101);教育部新世纪优秀人才计划(NCET-04-0896)

摘　　要：设计了一种基于0.5μmCMOS工艺的高线性、高精度、高速的采样/保持电路.采用一种仅由4个PMOS管、一个电容和一个NMOS开关构成的新型双边信号采样开关,有效地提高了双边信号采样电路的线性度并减小了电路的噪声和失调.仿真结果表明:输入摆幅为1V的156kHz的双边信号,在10MS/s的采样速率下,其无杂散动态范围(SFDR)为120dB.A high linearity, high resolution and high speed sample/hold circuit is proposed. A novel low distortion switch is proposed, which is composed of four PMOS transistors, one capacitor and one NMOS switch. It can directly sample a bipolar signal and increase the sampling linearity with low noise and distortion. This circuit achieves a 120dB SFDR when sampling a 1V peak-to-peak, 156kHz bipolar signal under 10MS/s sampling rate.

关 键 词：CMOS开关 采样/保持电路 无杂散动态范围 非线性失真 

分 类 号：TN432[电子电信—微电子学与固体电子学]