基于FPGA与DDR2 SDRAM的高速ADC采样数据缓冲器设计  

Design of Sampling Data Buffer of High-speed ADC Based on FPGA and DDR2 SDRAM

作　　者：徐家刚[1] 张永伟[1] 徐瑞荣[1] 

机构地区：[1]船舶重工集团公司723所,扬州225001

出　　处：《舰船电子对抗》2010年第1期104-108,共5页Shipboard Electronic Countermeasure

摘　　要：介绍了一种基于现场可编程门阵列(FPGA)和第二代双倍数据率同步动态随机存取记忆体(DDR2)的高速模数转换(ADC)采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA中如何实现高速同步时钟设计和高速数据同步接收设计。This paper introduces a kind of design method for highspeed analog to digital conversion （ADC） sampling data buffer based on field programmable gate array （FPGA） and double data rate two synchronous dynamic random access memory （DDR2）, discusses how to realize the design of highspeed synchronous clock and highspeed data synchronous receiving in Xilinx V5 FPGA.

关 键 词：现场可编程门阵列 模数转换器 数据缓冲器 

分 类 号：TP302[自动化与计算机技术—计算机系统结构] TN402[自动化与计算机技术—计算机科学与技术]