重掺杂衬底CMOS电路的衬底噪声耦合模型  

The Substrate Crosstalk Resistance Mesh Model for heavily doped substrate CMOS circuit

作　　者：程绮文[1,2,3] 张耀辉[1,2,3] 

机构地区：[1]中国科学院苏州纳米技术与纳米仿生研究所,江苏苏州215125 [2]中国科学院半导体研究所,北京100080 [3]中国科学院研究生院,北京100080

出　　处：《微计算机信息》2010年第11期181-183,共3页Control & Automation

基　　金：基金申请人:张耀辉;项目名称:高速光学数字信号处理系统的研制;基金颁发部门:中国科学技术部(2008DFB10040)

摘　　要：本文为研究重掺杂衬底CMOS工艺中的耦合噪声建立了一个准确的衬底模型。该模型需要几个拟合的参数,可以从器件模拟或是实际测量中得到。基于CMOS0.35um工艺,设计了一个带隙电压源电路,加入衬底电阻网格模型,对比了SPICE和实际测试的结果,验证了模型准确性,并探讨了衬底噪声的特性。An accurate substrate crosstalk coupling model for heavily doped CMOS processes is presented. The model requires several parameters which can be extracted from a few of simple device simulations or measurements. The model is validated by the comparison of the test and simulation result form a bandgap circuit. The substrate mesh model is add into the circuit in the simulation. We also study the characteristics of substrate crosstalk.

关 键 词：衬底噪声 CMOS集成电路 电阻网格模型 

分 类 号：TN43[电子电信—微电子学与固体电子学]