多码率国标发射机信道编码器的设计与实现  

Design and Implementation of Multi-rate State Standard Channel Encoder

作　　者：党宏社[1] 方鑫[1] 

机构地区：[1]陕西科技大学电气与信息工程学院,陕西西安710021

出　　处：《电视技术》2010年第4期29-32,共4页Video Engineering

基　　金：陕西省科学技术厅工业攻关项目(2008K05-26);温州市科技计划项目(H20080002);陕西省教育厅科技计划项目(09JC20);陕西科技大学研究生创新基金项目

摘　　要：提出了一种三码率、低复杂度、可扩展的国标数字电视信道编码器的结构,并采用Altera公司的Stratix芯片实现。该编码结构主要采用自顶向下的设计方法,通过对编码算法、编码结构进行优化调整,取得了编码器硬件实现中的资源占用与编码效率的平衡。通过Verilog时序仿真分析表明,该编码器信息吞吐率为50Mbit/s,具有较高的实用价值。A kind of three-coding-rate, low complexity, GB extensible digital TV channel encoder structure is presented, and is achieved by Altera Stratix chip. The main design of the coding structure uses the top-down method. Through the optimizing of coding algorithm and coding structure, the balance of encoder hardware resources and coding efficiency are realized. Test results show that the throughput of the encoder is 50 Mbit/s （clock is 20 ns）. Verilog simulation proves the above-mentioned advantages and its high practical value.

关 键 词：多码率 发射机 信道编码器 现场可编程门阵列 低密度奇偶校验码 

分 类 号：TN832[电子电信—信息与通信工程]