基于FPGA的数字Costas环的设计与实现  

Design and Implementation of Costas Loop Based on FPGA

作　　者：吴仁彪[1] 汪万维[1] 胡铁乔[1] 钟伦珑[1] 

机构地区：[1]中国民航大学天津市智能信号与图像处理重点实验室,天津300300

出　　处：《中国民航大学学报》2010年第2期35-38,共4页Journal of Civil Aviation University of China

基　　金：国家杰出青年基金项目(60325102);中国民用航空局科技基金项目(MY0517409)

摘　　要：通过对数字Costas环路原理的分析,提出了新的环路鉴相方式,且环路参数可根据锁定情况及时修改,确保锁相环路稳定工作。详细阐述了环路各部件的参数及电路设计。ChipScope Pro实时观测FPGA内部信号和Matlab仿真结果表明,该Costas环路具有十分优良的性能。A method of phase-detected loop is presented by analyzing the principle of Costas loop. The loop parameters can be adjusted ,which guarantees the loop working well. The parameters and design of each part of the loop are described in detail. The internal signals of FPGA （field programmable gate array） observed by ChipScope Pro and the simulation results show that high performance can be achieved using this kind of Costas loop.

关 键 词：COSTAS环 鉴相环 FPGA 

分 类 号：TN911.7[电子电信—通信与信息系统]