考虑电压降的SoC布局规划算法  

SoC Floorplanning with IR-drop Consideration

作　　者：陈珊珊[1] 周晓方[1] 荆明娥[1] 王琳凯[1] 

机构地区：[1]复旦大学专用集成电路国家重点实验室,上海201203

出　　处：《复旦学报（自然科学版）》2010年第2期236-241,共6页Journal of Fudan University：Natural Science

基　　金：国家自然科学基金(60876016;60773125);专用集成电路与系统国家重点实验室(ZD20080103;GF20080306);宁波市自然基金(2009A610059)资助项目

摘　　要：针对SoC布局中的电压降问题,根据SoC布局特点以及芯片电压降物理模型,提出一种模块选择策略和目标函数共同约束算法.该算法在实现SoC布局的同时,极大降低了芯片的电压降,有效提高后端设计的收敛速度.实验结果表明了该算法的有效性.The SoC floorplan with IR-drop consideration is studied. Based on the configuration of SoC circuit and the physical compact 1R-drop model, a constraint algorithm developed. The proposed algorithm greatly reduces the IR-drop of circuit and then improves the convergence of physical design. Experimental result shows the effective- ness of the proposed algorithm.

关 键 词：布局规划 系统级芯片 B—tree 电压降 

分 类 号：TN401[电子电信—微电子学与固体电子学]