基于全数字锁相环的电网频率跟踪技术  

Tracking Frequency Based on All Digtal Phase-locked Loop in Power System

作　　者：王伟[1] 张志文[1] 罗隆福[1] 曾志兵[1] 

机构地区：[1]湖南大学,湖南长沙410082

出　　处：《电力电子技术》2010年第2期89-91,共3页Power Electronics

摘　　要：介绍了一种基于全数字锁相环(All Digtal Phase Locked Loop,简称ADPLL)电路实现电网频率跟踪的技术。分析比较了电网频率跟踪技术中软、硬件同步的优缺点,并将FPGA技术运用到电网同步跟踪技术中,解决了软、硬同步方法的不足。阐述了该技术的实现原理和各个模块的设计。ADPLL电路采用VHDL语言和现场可编程门阵列(Filed Programmable Gata Array,简称FPGA)设计实现,并采用QUARTUSⅡ软件进行仿真研究。仿真和实验结果表明,该方法能够很好地跟踪电网频率,实时性好,精度高。This paper introduces a new technology in power system frequency tracking,which bases on all digtal phase-locked logic（ADPLL）.It analyses and compares advantages and disadvantages of hardware and software’s synchronization in the new technology of tracing network frequency.The filed programmable gata array（FPGA） technology is applied.This circuits of ADPLL are realized by VHDL and FPGA and are simulated with QUARTUS II.The simulation and test results show the correctness of the design.

关 键 词：全数字锁相环 频率跟踪 软硬件同步 

分 类 号：TN911.8[电子电信—通信与信息系统]