HART主机数据链路层的实现  

Realization of HART Master Data Link Layer

作　　者：姜祥真[1,2] 陈俊杰[1,2] 操永波 

机构地区：[1]华东理工大学信息科学与工程学院,上海200237 [2]上海工业自动化仪表研究院,上海200233

出　　处：《自动化仪表》2010年第6期1-4,共4页Process Automation Instrumentation

摘　　要：为实现标准的HART主机通信,提高主机通信的可靠性与实时性,在研究HART协议的基础上,提出了将μC/OS-Ⅱ任务机制与HART主机数据链路层分层模型相结合的方式;并考虑到主从机的接收状态机和发送状态机均相同的特点,设计了新的层次状态机(收发状态机)。测试结果验证了数据链路层符合HART协议,满足了HART主机对可靠性与实时性的要求。For realizing standard HART master communication, and improving reliability and real-time performance of HART master communi- cation, on the basis of researching HART protocol, the combining mode of uC/OS-II task mechanism and the hierarehal model of HART master data link layer is proposed. Considering the same features of receiving state machine and transmitting state machine, a new hierarchal state machine （ HSM ） , i.e. receiving and transmitting machine （ RTSM ） is designed. The test result verifies that the data link layer conforms to HART protocol and meets the requirements of real-time performance and reliability requested by HART master.

关 键 词：HART UC/OS-II 帧同步 数据链路层 状态机 

分 类 号：TP274.5[自动化与计算机技术—检测技术与自动化装置] TP302.1[自动化与计算机技术—控制科学与工程]