一种高效咬尾卷积码译码器的设计与仿真  

作　　者：马金辉[1] 

机构地区：[1]北京工业大学嵌入式系统重点实验室,北京100124

出　　处：《电子元器件应用》2010年第7期61-63,共3页Electronic Component & Device Applications

摘　　要：介绍了咬尾卷积码的最优和次最优译码算法的实现细节,给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法,最后给出了次最优算法在FPGA上的实现结果。

关 键 词：咬尾卷积码 次最优译码算法 蝶形图 FPGA 

分 类 号：TN911.22[电子电信—通信与信息系统]