基于DA的高性能2-D IDCT处理器设计  

High Performance 2-D IDCT Processor Based on DA

作　　者：陈章进[1] 张志高[1] 孔敏达[1] 

机构地区：[1]上海大学微电子中心,上海200072

出　　处：《微电子学与计算机》2010年第7期225-228,232,共5页Microelectronics & Computer

基　　金：国家自然科学基金项目(60773081;6077018);上海市科委项目(08706201800;09ZR1412000);上海市教委项目(07ZZ08)

摘　　要：为提高2-D IDCT的解码速度,文中设计了一种基于DA的2-D IDCT处理器.该处理器在算法上用1-D IDCT实现2-D IDCT,用Chen算法实现1-D IDCT,用DA实现乘加结构.通过将输入数据分成高6位和低6位两组加快了处理器的速度,通过查找表的共用及将输入数据投影到(-1,1)的编码减少了查找表的数量及大小.通过在Q0上预存四舍五入值省去了四舍五入所需的加法运算.使用Altera的EP2C20F484C7对该处理器进行综合,时钟最高频率可达165.37MHz.In order to improve 2-D IDCT decoding speed, a high performance Two Dimensional （2-D） Inverse Discrete Cosine Transform （IDCT） processor is proposed. The 2-D IDCT is made using 1-D IDCT, the 1-D IDCT is made using Chen algorithm, the multiply and add operation is made using distribute arithmetic. For higher decoding speed, the inputs are divided into high 6 bits and low 6 bits. The look up tables’ size is decreased by represent the inputs by （-1, 1） either than （0,1）. A novel method need no add operation is used for rounding. The high performance 2-D IDCT processor uses Altera EP2C20F484 FPGA and reaches an operating frequency of 165.37 MHz.

关 键 词：2-D IDCT 分布式算法 视频解码 FPGA 

分 类 号：TP31[自动化与计算机技术—计算机软件与理论]