多核处理器预取策略的研究  

A Research of Multi-core Processors Prefetching Strategies

作　　者：方娟[1] 张红波[1] 

机构地区：[1]北京工业大学计算机学院,北京100124

出　　处：《微电子学与计算机》2010年第8期74-76,共3页Microelectronics & Computer

基　　金：北京市优秀人才基金资助项目(Q0007013200801);北京市人才强教骨干教师项目(00700054R1003);国家"九七三"重点基础研究发展计划基金项目(2007CB311100)

摘　　要：多核处理器的内存和Cache共享策略使内存访问延迟成为影响多核处理器性能的瓶颈,预取技术能够隐藏访问延迟,对提高多核处理器的性能有重要意义.分析并比较了一系列典型的预取策略,讨论了它们的优缺点,对几种新颖的基于硬件的多核预取技术提出了改进方案,讨论了在多核处理器体系结构下,预取策略面临的挑战和必须考虑的设计问题,为多核预取提供了创新的思路.This paper analyzes and compares several typical prefetching strategies and discusses their merit and demerit, besides, the paper introduces some improvements for the novel prefetching technologies based on hardware, and then we bring up the challenges faced prefetching technologies, such as maintain the coherence of Cache, reduce the competition of memory bandwidth.

关 键 词：指令窗口 预执行预取 存储访问延迟 乱序执行 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]