一种抗SEU存储器电路的FPGA设计  

作　　者：卜雷雷[1] 兰家隆[1] 

机构地区：[1]电子科技大学电子工程学院,四川成都611731

出　　处：《电子元器件应用》2010年第9期24-28,共5页Electronic Component & Device Applications

摘　　要：为了改善星载存储器的抗SEU性能,增加星载存储器在空间使用的灵活性,文中基于ACTEL公司的ProAsic系列A3P400FPGA并采用扩展汉明码和TMR两种检错纠错方法相结合的方式,同时使用可变内存配置方案,设计了一种新型的抗SEU存储器电路。与传统的EDAC芯片相比,本设计不仅可以对出错数据进行修正而且还可以实时的进行回写。

关 键 词：SEU 扩展汉明码 TMR ACTEL RAM 

分 类 号：TN402[电子电信—微电子学与固体电子学]