10位20 Msample/s CMOS流水线A/D转换器的设计  

作　　者：黄立中[1] 陈贵灿[1] 程军[1] 

机构地区：[1]西安交通大学

出　　处：《西安交通大学学报》1999年第7期102-104,共3页Journal of Xi'an Jiaotong University

摘　　要：自行设计的流水线结构ＣＭＯＳ模数转换器（Ａ／Ｄ）芯片，主要由９级流水线结构和数字校正电路组成．该设计方案采用了带源跟随器的叠式共源共栅放大器，保证了开关电容电路处理模拟信号的精度和速度；１．５位／级的转换方案减小了级间增益，使各级流水线达到较大的级间带宽；数字校正技术中借鉴了算法型Ａ／Ｄ转换器的一些经验，用一个相对简单的数字校正电路完成了预定的功能．

关 键 词：A/D转换器 流水线结构 CMOS 设计 

分 类 号：TP335.1[自动化与计算机技术—计算机系统结构] TN386.1[自动化与计算机技术—计算机科学与技术]