一种用于锁相环快速锁定的动态鉴频鉴相器  

A Fast Acquisition Dynamic Phase/Frequency Detector for Phase-Locked Loops

作　　者：但慧明[1] 柴旭朝[1] 于宗光[1,2] 薛忠杰[1,2] 

机构地区：[1]江南大学信息工程学院,江苏无锡214122 [2]中国电子科技集团公司第58研究所,江苏无锡214035

出　　处：《微电子学》2010年第5期653-656,661,共5页Microelectronics

基　　金：江苏省自然科学基金资助项目(BK2007026);江苏省333人才工程资助项目(2007-124)

摘　　要：设计了一种用于电荷泵锁相环(CPPLL)快速锁定的动态鉴频鉴相器(PFD)。该PFD采用传统结构,利用开关延时动态D触发器预充电,复位时间内输入时钟边沿未发生丢失,有效地消除了盲区。基于TSMC 0.18μm CMOS工艺,用Cadence Spectre对其进行仿真验证。结果显示,采用新型PFD的锁相环,其锁定速度提高40.3%,频率范围达1 MHz^2 GHz。A new dynamic phase/frequency detector（PFD） was designed for phase-locked loop（PLL） to enable fast frequency acquisition.Based on conventional structure,the proposed PFD eliminates blind area by delaying pre-charge of the dynamic D-type flip-flop with switch,to prevent edge loss during reset time.Based on TSMC＇s 0.18 μm CMOS process,the circuit was simulated in Cadence Spectre.Simulation results indicated that the proposed PFD,which operated in the frequency range from 1 MHz to 2 GHz,accelerated lock acquisition of a test bench PLL by 40.3%.

关 键 词：鉴频鉴相器 锁相环 盲区 恢复时间 锁定时间 

分 类 号：TN432[电子电信—微电子学与固体电子学]