集成电路版图的电路提取  

The Development of IC Layout Circuit Extraction A New Hierarchical Extraction Approach

作　　者：肖军[1] 林争辉[1] 

机构地区：[1]上海交通大学大规模集成电路研究所

出　　处：《微电子学》1999年第3期169-173,共5页Microelectronics

摘　　要：集成电路版图提取为精确估计电路性能提供了可靠的手段。主要介绍了版图电路提取的各种方法及其优缺点。最后，着重介绍了一种新的层次式版图电路提取方法。VLSI layout circuit extraction provides a reliable tool for the estimation of circuit’s performance. Some basic concepts and techniques for layout extraction are introduced. Finally, a new hierarchical extraction approach is described in particular.

关 键 词：集成电路 版图 电路提取 计算机辅助设计 

分 类 号：TN402[电子电信—微电子学与固体电子学]