MPEG-2视频解码控制的VLSI设计  

作　　者：惠新标[1] 郑志航[1] 叶楠[1] 

机构地区：[1]上海交通大学电子工程系,200030

出　　处：《电子技术应用》1999年第7期46-48,共3页Application of Electronic Technique

摘　　要：提出一种ＭＰＥＧ－２视频解码器中解码控制的ＶＬＳＩ设计。这里引入了一些新的硬件设计方法，如：将宏块和块控制作为主要状态；采用桶形移位缓冲器进行码流的分解；将控制状态组织成层次结构等，从而完成了ＭＰＥＧ－２ＭＰ＠ＭＬ的实时解码功能。

关 键 词：MPEG-2标准 视频解码器 VLSI 设计 

分 类 号：TN941.4[电子电信—信号与信息处理] TN470.2[电子电信—信息与通信工程]