基于FPGA的流水线技术设计与实现  

Design of Pipleline Technology on FPGA

作　　者：崔秀敏[1] 

机构地区：[1]沈阳理工大学信息科学与工程学院,辽宁沈阳110195

出　　处：《科技信息》2010年第07X期76-77,共2页Science & Technology Information

摘　　要：本文以一个16阶FIR滤波器设计为例,讨论了在FPGA中设计流水线加法器、乘法器及FIR滤波器的设计方法,并对性能进行比较,说明了流水线设计方法能较好地提高运算速度。This paper takes the design of the 16-step FIR filter as an example,discuss the methods of the design of the pipline adder and multiplicator and the FIR filter in FPGA.the authors make a comparison the performances,the work proves that the pipeline method improves the calculating speed satisfactorily.

关 键 词：流水线技术 加法器 乘法器 FIR滤波器 FPGA 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]