基于晶体管级参数提取的后仿真  

The Layout Emulating Based on Transistor Level Extraction

作　　者：孙大成[1] 王爽[1] 刘皓[2] 

机构地区：[1]中国电子科技集团公司第四十七研究所,沈阳110032 [2]吉林大学电子科学与工程学院,吉林130012

出　　处：《微处理机》2010年第5期8-9,共2页Microprocessors

摘　　要：介绍了时钟电路芯片的功能,给出了Star-RCXT(RC参数提取工具)的晶体管级参数提取及后仿真流程,详细描述了一些基于晶体管级参数提取的版图后仿真设计经验,给出了设计的前、后仿真的输出对比结果。This paper give a description of the function of the clock circuit,and gives the flow of layout emulating and transistor level extraction;expounds some design experience of layout emulating based on transistor level extraction,gives out the contrast result of the functional emulating and the layout emulating of the design.

关 键 词：时钟电路 晶体管级参数提取 版图仿真 

分 类 号：TN4[电子电信—微电子学与固体电子学]