检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]南京航空航天大学自动化学院,江苏南京210016
出 处:《微电子学与计算机》2011年第2期115-119,共5页Microelectronics & Computer
基 金:国家自然科学基金项目(60871009;60501022);航空科学基金项目(2009ZD52045)
摘 要:提出了一种基于真值表变量分离技术的数字电路进化设计方法.该方法旨在减少待进化系统的输入输出位数,将较难实现的整体进化系统分解成几个容易实现的进化子系统,从而实现较大规模数字电路的进化设计.同时结合多目标遗传算法,优化电路结构.并以加法器和乘法器为设计实例,结果证明了该方法能有效进化出较大规模的数字电路,得到的进化电路资源更少,时延更短.Aiming at the scalability issue of evolvable hardware,partitioning truth table variable technique for digital circuit evolution is introduced.The method is to reduce the digits of inputs and outputs of the evolved system,that is to divide the intact target system which is evolved difficultly into several sub-systems which are evolved easily to evolve larger digital circuit.At the same time,multi-objective genetic algorithm is combined to optimize some parts of the circuit.Adder and Multiplier circuits are taken as examples.The experimental results prove that,by employing the proposed scheme,digital circuits can be designed with less resources and time delay more effectively in larger scale.
关 键 词:进化硬件 真值表变量分离技术 多目标遗传算法 数字电路
分 类 号:TP301.6[自动化与计算机技术—计算机系统结构]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.117