带多比特记忆的钟控步进组合生成器的性质  

Property of Clock-Controlled Step Combiner Generator with Memory

作　　者：廖翠玲[1] 余昭平[1] 

机构地区：[1]信息工程大学电子技术学院,河南郑州450004

出　　处：《信息工程大学学报》2010年第6期654-657,共4页Journal of Information Engineering University

基　　金：现代通信国家重点实验室基金资助项目(9140C1102060702)

摘　　要：带记忆的钟控组合生成器可以提高生成器的代数次数和相关免疫阶数,它将带记忆逻辑和钟控逻辑结合起来,是一种重要的密钥流生成器。文章建立带多比特记忆的钟控步进组合生成器的概率模型,分析其输出序列的性质,并给出其输出序列是独立均匀的充分必要条件。The clock-controlled step combiner generator with memory can improve the algebraic degree and the order of correlation immunity.It combines memory logic with clock-controlled logic,and is used as one of important keystreams generators,Its probability model is estimated and the properties of output sequences are analyzed in this paper.The necessary and sufficient condition for independent and uniform output sequences is presented.

关 键 词：带记忆组合生成器 钟控组合生成器 概率模型 独立均匀 

分 类 号：TN918.1[电子电信—通信与信息系统]