频率综合器中高性能∑-Δ调制器的设计  

Design of a High Performance ∑-Δ Modulator for Frequency Synthesizers

作　　者：胡杰[1] 周进[1] 

机构地区：[1]中国电子科技集团公司第28研究所,南京210007

出　　处：《电子器件》2010年第6期700-703,共4页Chinese Journal of Electron Devices

摘　　要：设计了一款用于频率综合器中的高性能三阶误差反馈型∑-Δ调制器。在环路滤波器中引入两条反馈通路,抑制了高频噪声,提升了调制器的噪声整形性能。利用加法器、触发器复用和移位代替乘法器的方法,减小了硬件复杂度,节省了芯片面积,降低了功耗。仿真得到最大输出信噪比可达135dB,调制器采用0.18μmCMOS工艺实现,面积仅为400×400μm2。A high performance third-order error feedback Sigma-Delta Modulator（SDM）is proposed for frequency synthesizers.Two feedback paths are added in loop filter to suppress high frequency noise.Accumulators,flip-flops reuse and shift registers instead of multiplier reduce the modulator design complexity and power consumption.Maximum SNR 135 dB is achieved by simulation.The modulator is implemented with 0.18 μm CMOS process with die size 400 μm×400 μm.

关 键 词：SIGMA-DELTA调制器 误差反馈 信噪比 频率综合器 

分 类 号：TN43[电子电信—微电子学与固体电子学]