基于CPLD的跳变信号产生器的设计  

Design of Jumping Signal Occurring Circuit Based on CPLD

作　　者：王岩[1] 支林[1] 杨正平[1] 

机构地区：[1]中国电子科技集团公司第43研究所,合肥230022

出　　处：《混合微电子技术》2010年第4期5-8,13,共5页Hybrid Microelectronics Technology

摘　　要：本文基于可编程逻辑器件提出了一种新型的跳变信号产生器电路设计方法，采用CPLD设计了该跳变信号产生器电路，探讨了引起输出不稳定的原因，并提出了一些措施解决外部毛刺问题。This paper based on complex programmable logic desic（CPLD） , introduced a new design method of high -credi- bility Jumping Signal Occurring Circuit（JSOC） design method. This paper presents the classic design methods on JSOC. Under the analysis of the characteristic of JSOC ,using the complex programmable logic desic（CPLD） design the new control method of JSOC. In the end presents some methods to solve the Burr Problem.

关 键 词：可编程逻辑器件 跳变 信号产生器 

分 类 号：TN702[电子电信—电路与系统]