一种嵌入式10位2MS/s逐次逼近模数转换器  

An Embedded 10-bit 2 MHz Successive Approximation ADC

作　　者：周云波[1,2] 陈珍海[3,2] 于宗光[1,3,2] 

机构地区：[1]江南大学信息工程学院,江苏无锡214122 [2]中国电子科技集团公司第58研究所,江苏无锡214035 [3]西安电子科技大学微电子学院,西安710071

出　　处：《中国电子科学研究院学报》2011年第1期7-11,共5页Journal of China Academy of Electronics and Information Technology

基　　金：江苏省自然科学基金(BK2007026)

摘　　要：设计了一种10位2 MS/s嵌入式逐次逼近结构ADC。为提高ADC精度,其中DAC采用电压和电荷按比例缩放混合结构,比较器使用了输入失调校准和输出失调校准技术。采用TSMC0.18μm1P6M数字CMOS工艺进行流片验证,整个ADC核面积仅为0.9×0.6 mm2。测试结果表明,在2 MHz采样率、输入信号为180 kHz正弦信号情况下,该ADC模块具有8.51位的有效分辨率,最大微分非线性为-0.8^+0.7LSB,最大积分非线性为-1.7^+1.5 LSB,而整个模块的功耗仅为1.2 mW。An embedded 10-bit 2 MS/s successive approximation analog-to-digital converter（ADC） is presented.In order to achieve high accuracy,the DAC is implemented by using Voltage Scaling for MBSs and Charge Scaling for LSBs,comparator offset is minimized by using both input and output offset calibration technique.The ADC core is fabricated in TSMC 0.18 μm 1P6M CMOS process.The core die size of 0.9×0.6 mm2 is achieved.Testing results show that it achieves an ENOB of 8.51 bit,a maximum DNL of-0.8~＋0.7 LSB,a maximum INL of-1.7~＋1.5 LSB for a 180 kHz input signal at full sampling rate.The total power consumption of the ADC core is only 1.2mW.

关 键 词：逐次逼近 嵌入式模数转换器 数模转换器 比较器 

分 类 号：TN432[电子电信—微电子学与固体电子学]