多端口以太网测试板卡的设计与实现  

Design and Realization of Multi-Port Ethernet Tester Board

作　　者：王安意[1] 

机构地区：[1]中国电子科技集团公司第四十一研究所,安徽蚌埠233006

出　　处：《电子质量》2011年第3期7-9,共3页Electronics Quality

摘　　要：该文介绍了多端口以太网测试板卡的设计与实现方法。该方案采用基于CPCI总线的多CPU与大规模FPGA技术,实现了八端口的百兆以太网协议接口的测试功能,特别使用于组成自动测试系统。The paper introduces a scheme for the realization of Multi-Port Ethernet Tester Board.This paper use technology of the multi-cpu and greatly FPGA base on CPCI bus,and realize testing of 8-Port 100M Bit Ethernet,especially the board used to compose the auto-test system.

关 键 词：以太网测试 TCP/IP FPGA CPU CPCI 

分 类 号：TP393.11[自动化与计算机技术—计算机应用技术]