一种基于FPGA的UART IP核设计  

作　　者：刘贤明[1] 赵侃[1] 谢恺[1] 

机构地区：[1]解放军炮兵学院,合肥230031

出　　处：《四川兵工学报》2011年第3期64-66,共3页Journal of Sichuan Ordnance

基　　金：中国博士后科学基金资助项目(200801493;20080430223);安徽省自然科学基金资助项目(090412043)

摘　　要：针对大部分集成电路中的UART(通用异步收发器)芯片成本高、电路复杂、移植性较差等缺点,提出了一种基于FPGA的UART IP核设计方法,应用有限状态机设计了接收器、发送器等模块,并使用VerilogHDL硬件描述语言进行编程仿真试验。仿真结果表明:该方法减小了系统体积,降低了功耗,提高了系统的稳定性和可靠性,增加了系统的灵活性,提高了可移植性。

关 键 词：FPGA(现场可编程逻辑门阵列) UART(通用异步收发器) IP(知识产权)核 状态机 

分 类 号：TN391[电子电信—物理电子学]