用于CMOS射频集成电路中多级放大器级间耦合的片上变压器的设计方法与模型  

Design methodology and modeling of an on-chip transformer for inter-stage coupling for multi-stage amplifiers in CMOS RFIC

作　　者：李萌[1] 余志平[1] 

机构地区：[1]清华大学微电子学研究所,北京100084

出　　处：《清华大学学报（自然科学版）》2011年第3期328-333,共6页Journal of Tsinghua University(Science and Technology)

基　　金：国家"九七三"重点基础研究发展计划项目(2006CB302705)

摘　　要：为了设计最优的级间耦合变压器以最大化多级放大器的增益,提出了一种N∶1片上变压器的版图设计方法,建立了基于物理的变压器集约等效电路模型。对于5 GHz下工作的变压器耦合两级放大器,利用该设计方法找到了最优的变压器结构参数。将三维全波电磁场仿真软件HFSS对该结构模拟所得的参数模块与应用物理模型建立的变压器等效电路分别代入两级放大器进行电路模拟,两者模拟结果相互符合。A layout methodology was developed for an N∶1 on-chip transformer with a compact physical transformer equivalent circuit model to optimize the inter-stage coupling transformer to maximize the gain of a multi-stage amplifier.The layout parameters of the optimum transformer are selected for a 5 GHz transformer-coupled two-stage amplifier.Circuit simulations of a two-stage amplifier using this equivalent circuit model agree well with that using an inter-stage transformer block generated from the 3-D full-wave field solver HFSS.

关 键 词：片上变压器 阻抗匹配 设计方法 电磁场仿真 

分 类 号：TN432[电子电信—微电子学与固体电子学]