免费的I/O:改进FPGA时钟分配控制  

作　　者：Kirk Jensen 

机构地区：[1]莱迪思半导体公司

出　　处：《今日电子》2011年第4期29-31,共3页Electronic Products

摘　　要：同步数字系统中的时钟信号（如远程通信中使用的）为系统中的数据传送定义了时间基准。一个时钟分配网络由多个时钟信号组成,由一个点将所有信号分配给需要时钟信号的所有组件。因为时钟信号执行关键的系统功能,很显然应给予更多的关注,不仅在时钟的特性（即偏移和抖动）方面,还有那些组成时钟分配网络的组件。

关 键 词：时钟分配 FPGA I/O 同步数字系统 时钟信号 控制 免费 分配网络 

分 类 号：TN916.427[电子电信—通信与信息系统]