基于Cyclone Ⅲ FPGA的DDR2接口设计分析  

Interface Design Analysis of DDR2 Based on Cyclone Ⅲ FPGA

作　　者：梁华英 高文强[2] 

机构地区：[1]广东省食品药品职业技术学校 [2]华南师范大学附属中学

出　　处：《世界电子元器件》2011年第4期48-51,共4页Global Electronics China

摘　　要：DDR SDRAM是Double DataRate SDRAM的缩写,即双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来的,能够在时钟的上升沿和下降沿各传输一次数据,可以在与SDRAM相同的总线时钟频率下达到更高的数据传输率。虽然DDR2和DDR一样,都采用相同采样方式进行数据传输,但DDR2拥有两倍于DDR的预读取系统命令数据的能力。

关 键 词：DDR2 CYCLONE 接口设计 FPGA SDRAM内存 同步动态随机存储器 数据传输率 时钟频率 

分 类 号：TP333.8[自动化与计算机技术—计算机系统结构]