改进的多路基-2^4 FFT处理器设计  

Design of Improved Multi-path Radix-2~4 FFT Processor

作　　者：汪文义[1] 王琳凯[1] 周金元[1] 周晓方[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海201203

出　　处：《计算机工程》2011年第7期262-264,共3页Computer Engineering

基　　金：国家自然科学基金资助项目(60876016);宁波市自然科学基金资助项目(2009A610059);专用集成电路与系统国家重点实验室基金资助项目(ZD20080103;09ZD002)

摘　　要：给出一种改进的基-24频域抽取FFT算法,基于该算法和SDF结构,提出改进的多路基-24 FFT处理器结构,通过复用常复系数乘法器,减少硬件消耗并维持吞吐率不变。基于改进结构设计2路256点FFT处理器,在SMIC 0.13μm工艺下综合、布局和布线后的版图核心面积为1.12 mm2,最高工作频率为100 MHz。This paper proposes an improved radix-24 DIF Fast Fourier Transform（FFT） algorithm.On the basis of this algorithm and Single-path Delay Feedback（SDF） architecture,it proposes an improved multi-path radix-24 FFT processor architecture.It minimizes the number of general complex multiplier and the hardware cost can be reduced without sacrificing the throughout by sharing trivial complex multipliers.A two-path 256 points FFT processor adopting modified architecture is designed.The processor is synthesized,placed and routed using the SMIC 0.13 μm process with a layout core area of 1.12 mm2 and a max work frequency of 100 MHz.

关 键 词：快速傅里叶变换 单路延迟反馈 流水线 基-24 乘法器复用 

分 类 号：TP303[自动化与计算机技术—计算机系统结构]