射频锁相频率合成器的设计与仿真  

Design and simulation of RF PLL frequency synthesizer

作　　者：秦娜[1] 周胜源[1] 

机构地区：[1]桂林电子科技大学信息与通信学院,广西桂林541004

出　　处：《电子设计工程》2011年第8期97-99,共3页Electronic Design Engineering

基　　金：广西信息与通讯技术重点实验室基金资助项目(10911;10912;10913;10904)

摘　　要：频率合成器可以提供大量精确、稳定的频率作为无线通信设备的本振信号。简要介绍了锁相环频率合成器的基本原理,并利用整数N锁相芯片ADF4112设计了一个宽波段的频率合成器。讨论了其中主要元器件的选择和环路滤波器的设计,利用先进设计系统(Advanced Design System,ADS)仿真软件对设计方案进行频域和瞬态响应仿真,并使用其中的优化工具对各个参数进行优化。仿真与优化结果验证了频率合成器的可行性,同时可以得到优化后环路滤波器的参数。The frequency synthesizer can provide a lot of precise, stable frequency as a local oscillator signal for wireless communication devices. This paper introduces the basic principles of frequency synthesizer, using integer-N PLL chip ADF4112 to design a broadband frequency synthesizer. It discusses the selection of key components and loop filter design, and by using ADS simulation software and optimization tools, the frequency synthesizer is simulated and optimized. Simulation and optimization results demonstrate the feasibility of the frequency synthesizer, and loop filter parameters can be obtained.

关 键 词：射频 频率合成器 环路滤波器 ADS仿真 

分 类 号：TN742.1[电子电信—电路与系统]