应用于接收机AGC环路中的SAR ADC  

A Successive Approximation ADC Applied in AGC Loop of RF Receiver

作　　者：曾真[1] 董传盛[1] 谢敏[2] 谈熙[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海201203 [2]武汉大学电子信息学院,武汉430079

出　　处：《固体电子学研究与进展》2011年第2期196-201,共6页Research & Progress of SSE

基　　金：国家高技术研究发展计划(863计划)资助项目(2009AA011605);核高基重大专项资助项目(2009ZX01031-003-002);国家自然科学基金资助项目(61076028)

摘　　要：提出了一种应用于射频接收机自动增益控制(AGC)环路中的10位1 MS/s逐次逼近型模数转换器(SARADC)。动态高精度比较器和自举开关技术应用在设计中,在保证转换速度和精度的同时,降低了电路功耗。芯片采用SMIC 0.13μm 1P8M RF CMOS工艺实现。测试结果表明,在1.2 V电源电压下,采样率为1 MS/s时的芯片功耗(P)仅为148μW。当输入信号频率为101 kHz时,信噪失真比(SNDR)为54 dB,有效位数(ENOB)为8.7 bit,无杂散动态范围(SFDR)为58.1 dB。A 10 bit 1 MS/s successive approximation ADC applied in AGC loop of RF receiver is presented.Dynamic high resolution comparator and bootstrap switch are used in the design so as to reduce power.The chip was implemented in SMIC 0.13 μm 1P8M RF CMOS process.Measurement result shows that power dissipation is only 148 μW when conversion speed is 1 MS/s.SNDR is 54 dB,ENOB is 8.7 bit and SFDR is 58.1 dB.

关 键 词：射频接收机 自动增益控制 逐次逼近 

分 类 号：TN405[电子电信—微电子学与固体电子学] TN850.3