基于SET/MOS混合结构的表决器电路的设计  

Design of A Voting Circuit Based on Hybrid SET/MOS Transistors

作　　者：魏榕山[1] 陈锦锋[1] 陈寿昌[1] 何明华[1] 

机构地区：[1]福州大学物理与信息工程学院,福建福州350108

出　　处：《贵州大学学报（自然科学版）》2011年第2期58-61,共4页Journal of Guizhou University:Natural Sciences

基　　金：福建省自然科学基金(2009J05143);福建省教育厅科研项目(JA09007);国家大学生创新性实验计划项目(091038621)

摘　　要：基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路。利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能。与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗显著降低。Based on the characteristics of Coulomb blockade and Coulomb oscillation of single-electron transistor（SET）,a novel voting circuit using hybrid SET/MOS is proposed.The accuracy of the voting circuit is validated by HSPICE simulation.Compared to the pure CMOS voting circuit,the number of transistors is greatly decreased and the power dissipation is reduced in the hybrid SET/MOS circuit.

关 键 词：单电子晶体管 SET/MOS混合电路 表决器 HSPICE仿真 

分 类 号：TN402[电子电信—微电子学与固体电子学]