时序逻辑电路ASIC化PLA模型设计法(二)  

作　　者：李景华[1] 张建萍[1] 刘纪东 

机构地区：[1]东北大学,沈阳110006

出　　处：《电气电子教学学报》1999年第1期28-30,34,共4页Journal of Electrical and Electronic Education

摘　　要：本文针对可编程ASIC专用集成电路特点，给出了适合于用可编程ASIC设计复杂时序电路的PLA模型设计法；介绍了用PLA模型设计带预置数的六位可控常数加法计数器的方法，给出了用PALCE220V10实现该复杂计数器的方法和开发步骤。

关 键 词：时序逻辑电路 PLA模型 ABEL语言 ASIC 电路 

分 类 号：TP331.102[自动化与计算机技术—计算机系统结构]