锁相式频率合成器的设计仿真  

Design and Simulation of PLL Frequency Synthesizer

作　　者：王张宝[1] 张琳[1] 

机构地区：[1]中国电子科技集团公司第39研究所,西安710065

出　　处：《测控与通信》2011年第2期11-15,共5页

摘　　要：重点讨论了锁相式频率合成器的无源环路滤波器，根据开环电路的方法，通过实例设计仿真了一个频率合成器，使其在相位噪声和锁定时间上满足技术指标要求，为实际工程设计提供指导。This article is about PLL frequency synthesizer, mainly about passive loop filter .Based on open loop circuits, design and simulate a PLL frequency synthesizer with satisfactory performance on phase noise and lock time. It can give us some advice in our work.

关 键 词：锁相环 频率综合器 环路滤波器 相位裕量 相位噪声 

分 类 号：TN74[电子电信—电路与系统]