基于FPGA的阵列乘法器的设计与实现  

Based on the array FPGA on time-multiplier of design and implementation

作　　者：朱世宇[1] 夏汝华 甘科[1] 刘春雷[1] 陈小川[1] 

机构地区：[1]重庆工业自动化仪表研究所,重庆401121

出　　处：《自动化与仪器仪表》2011年第4期60-61,67,共3页Automation & Instrumentation

基　　金：新一代工业控制系统研究开发及产业化(CSTC2009AA2018)

摘　　要：先对乘法器进行了分析,然后用现场可编程门阵列(F P G A)实现了阵列乘法器,并分析了设计原理。This paper analyzed the operation of multiplier unit first,then realized array multiplier with FPGA,and described the design principle.

关 键 词：乘法器 现场可编程逻辑门阵列 标准硬件描述语言 电子设计自动化 

分 类 号：TP342.22[自动化与计算机技术—计算机系统结构]