一种基于FPGA的32位快速加法器设计  

作　　者：岳伟甲[1] 刘昌锦[1] 

机构地区：[1]炮兵学院,合肥230031

出　　处：《四川兵工学报》2011年第7期78-81,共4页Journal of Sichuan Ordnance

摘　　要：针对采用流水线结构设计的32位加法器系统延迟时间长的问题,设计了一个4级流水线结构的32位加法器,并对这个流水线结构进行了分析改进,设计了一个两级流水线结构的32位加法器。

关 键 词：流水线 加法器 先行进位 

分 类 号：TP23[自动化与计算机技术—检测技术与自动化装置]