基于FPGA的DDR SDRAM控制器设计与实现  

Design and implementation of DDR SDRAM controller based on FPGA

作　　者：高群福[1] 陈星[1] 程越[1] 

机构地区：[1]北京航空航天大学电子信息工程学院,北京100191

出　　处：《电子测量技术》2011年第8期56-59,共4页Electronic Measurement Technology

摘　　要：在高速数据采集系统中,高速大容量数据缓存成为1项关键技术。DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中。采用Altera公司的Cyclone Ⅲ系列FPGA和MT46V16 M16 DDR SDRAM芯片作为硬件平台,完成了DDR SDRAM控制器的设计,使用Signal Tap工具,完成了对控制器硬件测试与验证。In high-speed data acquisition systems,high-speed and large-capacity data cache is becoming a key technology.DDR SDRAM,with its large capacity,high data transfer rate and low cost,are increasingly being used in high-speed data acquisition system.Altera＇s Cyclone III FPGA and MT46V16M16 DDR SDRAM chips as the hardware platform,complete the design of DDR SDRAM controller,using signal tap tool testing and verifying the DDR SDRAM controller on the hardware platform.

关 键 词：DDR SDRAM FPGA 控制器 状态机 FIFO 数据通路 

分 类 号：TP33[自动化与计算机技术—计算机系统结构]