一种高性能低电压全摆幅CMOS运放设计  

作　　者：潘学文[1] 

机构地区：[1]湖南科技学院计算机与通信工程系,湖南永州425100

出　　处：《湖南科技学院学报》2011年第8期29-31,共3页Journal of Hunan University of Science and Engineering

基　　金：湖南科技学院校级课题研究项目(项目编号:09XKYTC014)

摘　　要：采用CMOS 0.5μm工艺设计了一种低电压全摆幅CMOS运算放大器,提出了一种新颖简单的电平偏移电路,为运放的输入级提供了良好的电平位移,当电源电压降至或者小于N型与P型管阈值电压之和时,也能使的运放在任何共模输入电压下可以正常工作,实现了输入级的Rail-to-Rail特性和恒跨导。采用Hspice软件仿真,在1.3v单电源供电下,直流开环增益达106.5dB,相位裕度为72°,功耗178.8μW。整个电路结构简单紧凑.适合于低电压应用。

关 键 词：CMOS RAIL-TO-RAIL 运放 电平偏移 

分 类 号：TN402[电子电信—微电子学与固体电子学]