面向SOC芯片的跨时钟域设计和验证  

Design and Verification of Clock Domain Crossing for SOC

作　　者：罗莉[1] 何鸿君[1] 徐炜遐[1] 窦强[1] 

机构地区：[1]国防科技大学计算机学院,长沙410073

出　　处：《计算机科学》2011年第9期279-281,297,共4页Computer Science

基　　金：863国家专项基金项目(2008AA01A202);核高基重大专项(2009ZX01028-002-002)资助

摘　　要：随着高性能、低功耗芯片的发展,多时钟域和跨时钟域(Clock Domain Crossing,CDC)设计越来越多,CDC设计和验证越来越重要。阐述了5种常用的同步器设计模板。验证方法提出了层次化的验证流程:结构化检查,基于断言的验证(assertion-based verification,ABV),对关键模块进行形式化验证。CDC设计应用于研发的一款65nm工艺SOC芯片(最高主频1GHz、10个时钟域设计、多种工作模式),该芯片已流片回来。经测试,芯片的功能正确,说明设计和验证方法是完备的。With the increasing number of clock domains and CDC signals in today＇s high-performance,low-power SOC,the design and verification of CDC problem become more and more important.Traditional verification methods can not find a comprehensive cross-clock domain design of functional errors in the RTL stage.In this paper,we dicussed 5 types of CDC synchronizer circuit templates of our chip,and proposed hiberarchy verification method：structural analysis,assertion-based verification,and formal verification.Taped sample chip tests show all CDC designs work right,and demonstrate that design and verification method are effective and complete.

关 键 词：跨时钟域设计 基于断言的验证 PSL属性说明语言 符号模型检查 LTL线性时序逻辑 

分 类 号：TN402[电子电信—微电子学与固体电子学]