数字后端约束设计  

Digital Back-end Design Constraints

作　　者：许超[1] 李哲英[2] 

机构地区：[1]北京交通大学电子信息工程学院,北京100044 [2]北京联合大学微电子研究所,北京100101

出　　处：《北京联合大学学报》2011年第3期29-33,共5页Journal of Beijing Union University

基　　金：国家自然基金项目(NSFC609976024);北京市教委PHR(IHLB)20090513项目

摘　　要：主要介绍集成电路设计中数字集成电路后端的完整设计流程和一些参数设计的问题,侧重分析了时序约束文件的生成方法和与数字集成电路前端时序约束的区别和联系,最后通过一个USB1.1模块实例系统地介绍了数字后端设计实现的原理和方法。The design process of the back of digital integrated current and parameter selecting issues are mainly introduced.n.More weight is put on how we constrain the timing and the relationship between front end constrain and back end constrain.Several EDA tools are used.At last,a usb design is present as an example for introducing the process in detail.

关 键 词：电子设计自动化(EDA) 通用串行总线(USB) 专用集成电路(ASIC) 

分 类 号：TN431.2[电子电信—微电子学与固体电子学]