嵌入式系统芯片的软硬件协同仿真环境设计  

Hardware/Software Co-verification Platform for Embedded Chip

作　　者：官枫林[1] 习友宝[1] 刘斌 

机构地区：[1]电子科技大学电子工程学院,成都610000 [2]海思半导体成都研究所

出　　处：《单片机与嵌入式系统应用》2011年第11期5-7,共3页Microcontrollers & Embedded Systems

摘　　要：针对嵌入式系统芯片SoC开发验证阶段的需求,介绍了一种通用的SoC软硬件协同仿真平台。软件仿真由C/C++和汇编语言编写,硬件仿真基于VMM验证方法学所搭建,SoC设计代码由RTL代码编写而成。将SoC设计代码中的ARM由DSM模型替代,通过VCS编译器将软硬件协同起来进行信息交互,实现一种速度快、真实性高、调试方便的通用性仿真平台。With respect to the verification requirement of SoC design, an all purpose co verification platform is presented. Software simulation is written in C/C＋＋ and assembler language. Hardware simulation is based on VMM method. SoC code is written in RTL Verilog. ARM is substituted by DSM model. The simulation process executes communication through VCS. The simulation result verifies that the platform works well.

关 键 词：协同仿真 DSM模型 验证方法学 片上系统 

分 类 号：TP368.1[自动化与计算机技术—计算机系统结构]