基于ACEX1K50的HIRFL-CSR同步处理器设计  

Synchronization Controller Design of HIRFL-CSR Based on ACEX1K50

作　　者：李桂花[1] 乔卫民[1] 敬岚[1] 

机构地区：[1]中国科学院近代物理研究所,甘肃兰州730000

出　　处：《原子能科学技术》2011年第7期856-859,共4页Atomic Energy Science and Technology

基　　金：国家九五大科学工程冷却储存环项目资助(06HIRF200)

摘　　要：同步处理器是兰州重离子加速器冷却储存环(HIRFL-CSR)同步系统的核心部件,是HIRFL-CSR控制系统的最高指令单元和定时单元,对定时的精确性要求在ns级,且对运行的稳定性要求也非常高。本文详细介绍了在ACEX1K50芯片上采用硬件描述语言(VHDL)实现同步处理器的主要功能模块的方法及采用的关键技术,给出了事例发送测试结果和实际应用情况。The synchronization controller is the core component of Lanzhou HIRFL-CSR synchronous system.As the highest instruction unit and timing unit of HIRFL-CSR control system,it directs the entire system to do the proper thing at the proper time and requires the timing accuracy of nanosecond and very high stability of running.The methods of realizing the main function modules of synchronization processor and the key technologies by using hardware description language（VHDL） on ACEX1K50 chip were introduced.The test results and the actual applications were given.

关 键 词：事例 同步处理器 SDRAM 

分 类 号：TP273.5[自动化与计算机技术—检测技术与自动化装置]