基于多FPGA的NoC多核处理器验证平台设计  

Design of multi-FPGA-based multi-core processor NoC verification platform

作　　者：黄晓林[1] 潘红兵[1] 易伟[1] 杨虎[1] 凌梦[1] 黄辰[1] 何书专[1] 李丽[1] 

机构地区：[1]南京大学电子科学与工程学院微电子设计研究所,江苏南京210093

出　　处：《计算机工程与设计》2012年第1期180-185,共6页Computer Engineering and Design

基　　金：国家863高技术研究发展计划基金项目(2008AA01Z135);国家自然科学基金项目(60876017);国家自然科学基金青年科学基金项目(61006018);江苏省科技厅科技支撑计划基金项目(BE2009143)

摘　　要：为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550TFPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性。In order to flexibly verify and implement the self-design of network-on-chip NoC-based multi-core processor, reduce the design cycle, a verification platform of （NoC） multi-core processor prototype chip design is proposed, which is based on four Virtex-6-500T FPGAs. Firstly, the requirements of NoC multi-core processor for FPGA hardware resources are analyzed and assessed. On this basis, detailed design specification of the multi-FPGA development board are discussed, including interconnect architecture, points power management, board-level clock distribution, interface technology, storage resources, etc. Finally, a brief description of the debugging process and its results are showrs As a result, the feasibility of the design is proved.

关 键 词：多FPGA片上网络(NOC) 多核处理器 高吞吐率 并行计算 

分 类 号：TP301[自动化与计算机技术—计算机系统结构]