高速Turbo译码器的设计与实现  

Designing and implementation of the high-rate Turbo decoder

作　　者：崔立廷[1] 侯娟[2] 

机构地区：[1]中国电子科技集团第五十四研究所遥控遥测专业部,河北石家庄050081 [2]石家庄职业技术学院信息工程系,河北石家庄050081

出　　处：《石家庄职业技术学院学报》2011年第6期27-29,38,共4页Journal of Shijiazhuang College of Applied Technology

摘　　要：给出了Turbo译码器的FPGA实现方案.译码器采用了Log-MAP译码算法和基于滑动窗的实现方法,可以对不同的Turbo码长进行译码.在Xilinx公司的Vc6vlx130t-2ff484上验证了其实现的有效性:当码长为1434时,5次迭代,译码延迟374μs,数据吞吐量为8.6 Mbits/s.并在高斯白噪声下测试了Turbo码的误码率性能.The FPGA-based turbo decoder is proposed by using the log, map decoding algorithm, sliding-window structure,and the Vc6vlx130t-2ff484 by Xilinx, to decode varying-length turbo codes. As packet length is 1434 bits and iteration times 5, the decoding latency is 374us and throughput 8.6Mbit/s. It is tested by the white Gaussian noise.

关 键 词：TURBO 滑动窗 LOG-MAP 

分 类 号：TN911.2[电子电信—通信与信息系统]