基于FPGA的CIC抽取滤波器设计与实现  

Design and Implementation of CIC Decimation Filter Based on FPGA

作　　者：雷能芳[1] 

机构地区：[1]渭南师范学院物理与电气工程学院,渭南714000

出　　处：《计算机与数字工程》2012年第1期137-139,共3页Computer & Digital Engineering

基　　金：陕西省军民融合研究基金项目(编号:11JMR07)资助

摘　　要：现场可编程门阵列(FPGA)器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状(CIC)抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。Field Programmable Gate Array（FPGA） devices is widely used in the field of digital signal processing,but it is complicated to design using VHDL or Verilog HDL.For the multi-rate signal processing technology in software radio,this paper porposed a scheme for implementation of Cascade Integrator Comb decimation filter based on FPGA and DSP Builder.The correctness and feasibility of the design is verified by software simulation and hardware test.

关 键 词：级联积分梳状滤波器 抽取 现场可编程门阵列 DSPBUILDER 

分 类 号：TN713[电子电信—电路与系统]