基于锁定时间分析的锁相环频率合成器  

Phase-Locked Loop Frequency Synthesizer Based on Lock Time Analysis

作　　者：陈敏华[1,2] 李江夏[1] 时翔[1] 杨明辉[1] 孙晓玮[1] 

机构地区：[1]中国科学院上海微系统与信息技术研究所,中国科学院太赫兹固态技术重点实验室,上海200050 [2]中国科学院研究生院,北京100039

出　　处：《微波学报》2012年第1期57-61,共5页Journal of Microwaves

基　　金：国家973计划项目(2009CB320207);上海市科委项目(10706200200)

摘　　要：提出了一种新的针对采用二阶无源滤波器的锁相环频率合成器锁定时间的估算公式,并通过仿真软件及实测结果对该公式进行了验证。基于该估算公式,设计了一种具有快速锁定功能的锁相环频率合成器。实验结果表明该锁相环频率合成器锁定时间小于7μs,具有快速锁定的功能。同时该锁相环还具有良好的相位噪声性能,对于32GHz输出信号相位噪声为-72dBc/Hz@1kHz以及-90dBc/Hz@1MHz。In this paper, a new estimation formula for lock time of phase-locked loop （PLL） frequency synthesizer utilizing second order passive filter is proposed. The formula is verified by simulated and measured results. Then a fast-locking PLL frequency synthesizer is designed based on the estimation formula. Experimental results show that the lock time is less than 71μs which means the PLL has a good performance of fast-locking. Experimental results also show that the PLL has a good phase noise performance of -72dBc/Hz@ lkHz and -90dBc/Hz@ 1MHz at 32 GHz.

关 键 词：毫米波全息成像 频率合成器 锁相环 锁定时间 

分 类 号：TN74[电子电信—电路与系统]