基于FPGA的浮点向量协处理器设计  

Design of Floating-point Vector Coprocessor Based on FPGA

作　　者：韩正飞[1] 李劲松[2] 潘红兵[1] 李丽[1] 沙金[1] 何书专[1] 

机构地区：[1]南京大学微电子设计研究所,南京210093 [2]合肥工业大学微电子设计研究所,合肥230009

出　　处：《计算机工程》2012年第5期251-254,共4页Computer Engineering

基　　金：国家"863"计划基金资助项目(2008AA01Z135);国家自然科学基金资助项目(60876017);江苏省科技厅科技支撑计划基金资助项目(BE2009143)

摘　　要：为满足现代数字信号处理中大量数据的运算需求,利用ARM946和Xilinx公司的现场可编程门阵列芯片逻辑资源和IP库,设计专门用于浮点复数向量运算的64位协处理器,对相关浮点运算进行优化,并在硬件仿真平台上进行测试。结果表明,该协处理器可使浮点复数向量运算性能得到大幅提高。To meet the requirement of a series of complex data processing in modern Digital Signal Processor（DSP）,a 64 bit floating-point coprocessor specially for floating-point complex vector arithmetic is proposed with the logic resources and IP library of ARM9 and the Field Programmable Gate Array（FPGA） chip from Xilinx.The algorithm of related floating-point arithmetic could be revised.Results of the test on the hardware simulation platform show that the floating-point complex vector arithmetic performance is greatly improved by the coprocessor.

关 键 词：现场可编程门阵列 浮点复数向量 协处理器 批处理 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]