eDRAM的低功耗自适应动态刷新及写电压调整方案  

An eDRAM Chip Using Low-Power Self Adaptive Dynamic Refresh and Write Voltage Adjustment Scheme

作　　者：董存霖[1] 孟超[1] 程宽[1] 林殷茵[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海201203

出　　处：《复旦学报（自然科学版）》2012年第1期21-26,共6页Journal of Fudan University：Natural Science

摘　　要：由两个PMOS晶体管组成的增益单元构成的eDRAM核心存储单元,与逻辑工艺完全兼容且面积仅为SRAM的40%.在不增加单元面积的前提下对传统增益单元的阈值电压及版图结构进行了改进,获得了平均2～3倍的数据保持时间的提升.引入了监测单元方案,使得芯片在温度变化和存取操作干扰变化的情况下能自适应地调整刷新频率及写操作电压,节约了25%～30%的刷新功耗.The eDRAM cell consists of 2 PMOS transistors to form a gain cell,whose size is only 40% of 6T SRAM cell.Without the size increase,the Uth and layout structure are optimized to result 2—3 times improvement of the retention time.With introducing the monitoring cells scheme,the eDRAM chip can dynamically change its refreshing frequency and write voltage according to the temperature and write disturbance variation,which saves 25%—30% refreshing power.

关 键 词：嵌入式DRAM 增益单元 自适应动态刷新 写电压调整 低功耗 

分 类 号：TN492[电子电信—微电子学与固体电子学]