适用于MPEG2MP@ML标准的视频解码器设计  

VLSI Design for MPEG2 MP@ML Video Decoder

作　　者：叶波 俞颖[2] 秦东[2] 章倩苓[2] 

机构地区：[1]朗讯科技(中国)有限公司贝尔实验室,上海200030 [2]复旦大学专用集成电路与系统国家重点实验室,上海200433

出　　处：《半导体技术》2000年第3期23-26,共4页Semiconductor Technology

摘　　要：设计了一个适用于 MPEG2 MP@ML 标准的视频解码器结构 ,用 VHDL 语言进行了系统级的仿真和综合。系统工作时钟频率 40 MHz。用标准图象测试序列进行了验证 ,给出了测试结果和有关参数 ,满足 MPEG2 MP@ML 视频解码的实时处理要求。VLSI architecture for MPEG2 MP@ML video decoder is proposed in this paper and it is simulated by VHDL.The system can work at 40MHz.Good results have been presented by using a standard test sequences.The structure can be used in MPEG2 MP@ML video decoder.

关 键 词：MPEG2 视频解码器 设计 

分 类 号：TN764[电子电信—电路与系统]