一种单端10-bit SAR ADC IP核的设计  

Design of a 10 bit single-ended SAR ADC IP core

作　　者：李靖[1] 余昭杰[1] 高榕[1] 王富昕[2] 杨小天[3] 

机构地区：[1]吉林大学电子科学与工程学院集成光电子学国家重点联合实验室吉林大学实验区,吉林长春130012 [2]吉林大学计算机科学与技术学院,吉林长春130012 [3]吉林省建筑工程学院,吉林长春130118

出　　处：《电子设计工程》2012年第13期138-141,共4页Electronic Design Engineering

摘　　要：本设计通过采用分割电容阵列对DAC进行优化,在减小了D/A转换开关消耗的能量、提高速度的基础上,实现了一款采样速度为1 MS/s的10-bit单端逐次逼近型模数转换器。使用cadence spectre工具进行仿真,仿真结果表明,设计的D/A转换器和比较器等电路满足10-bit A/D转换的要求,逐次逼近A/D转换器可以正常工作。A A 10-bit-l-MS/s single-ended successive approximation register （SAR） analog-to-digital converter （ADC） that uses a split capacitor array to optimize the digital-to-analog converter （DAC） is presented, increase speed and reduce switching energy when the digital signal to analog signal converting. The simulation results which use the cadence spectre show that the proposed digital-to-analog converter, eomparator and other circuits meet the requirements of the 10-bit analog-to-digital converter, the successive approximation register analog-to-digital converter can work successfully.

关 键 词：D/A转换器 逐次逼近 低功耗 单端 二进制加权电容 

分 类 号：TN432[电子电信—微电子学与固体电子学]